PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-172062

(43) Date of publication of application: 02.07.1996

(51)Int.CI.

H01L 21/301 H01L 21/3213

(21)Application number: 06-312834

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

16.12.1994


(72)Inventor: OKAJIMA TAKEHIKO

(54) SEMICONDUCTOR WAFER AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To provide the manufacturing method of semiconductor wafer capable of securing the bond properties between protective films and functional wirings.

CONSTITUTION: Within a semiconductor wafer 1 wherein semiconductor device regions 20 formed of functional wiring 50 as well as scribe lines 16 are arranged on the same substrate 30 so as to remove the protective films 40 formed on the substrate 30 in the covering state of the functional wirings 50 are arranged between respective semiconductor device regions 20, peripheral patterns 60 along the scribe lines 10 and the functional wirings 50. This peripheral patterns 60 are formed in the same process as that of the functional wirings 50. The protective films 40 are composed of three layers of the first and third protective film 41-43 while the peripheral patterns 60 reach from the substrate 30 to the third protective film 43. Through these procedures, the tention on the end parts of



respective protective films 40 are divided by peripheral patterns 60 thereby enabling the release and cracking of the protective films 40 to be avoided.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-172062

(43)公開日 平成8年(1996)7月2日

(51) Int.C1. 6

識別記号

FI:

H01L 21/301 21/3213

H01L 21/78

L

21/88

C

審査請求 未請求 請求項の数3 OL (全6頁)

(21)出願番号

(22)出願日

特願平6-312834

平成6年(1994)12月16日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者

岡島 武彦 東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 船橋 國則


(54) 【発明の名称】半導体ウエハ及び半導体ウエハの製造方法

(57)【要約】

【目的】 保護膜と機能配線との密着性を確保できる半 導体ウエハ及びその製造方法を提供する。

【構成】 機能配線50が形成された複数の半導体装置領域20が同一の基板30上に配置され、機能配線50を覆う状態で基板30上に成膜された保護膜40を除去してなるスクライブライン10を各半導体装置領域20間に配置してなる半導体ウエハ1において、スクライブライン10と機能配線50との間にスクライブライン10に沿って周縁パターン60を配置する。周縁パターン60は、機能配線50と同一プロセスで形成されたものである。保護膜40は第1~第3保護膜41~43の3層からなり、周縁パターン60は基板30から最上層の第3保護膜43の内部にまで達する。これによって、各保護膜40の端部に掛かる力が周縁パターン60で分断され、保護膜40の剥がれや割れが防止される。





【特許請求の範囲】

【請求項1】 機能配線が形成された複数の半導体装置 領域が同一基板上に配置され、前記機能配線を覆う状態 で前記基板上に成膜された保護膜を除去してなるスクラ イブラインを当該各半導体装置領域を囲む状態で配置し てなる半導体ウエハにおいて、

前記スクライブラインと前記機能配線との間には、前記 保護膜に埋め込まれる状態で前記基板にまで達する周縁 パターンが当該スクライブラインに沿って配置されるこ とを特徴とする半導体ウエハ。

【請求項2】 請求項1記載の半導体ウエハにおいて、 前記保護膜は、異なる材質の複数の層からなるものであ り、

前記周縁バターンは、最上層の前記保護膜の内部にまで 達するものであることを特徴とする半導体ウエハ。

【請求項3】 請求項1または2記載の半導体ウエハの 製造方法であって、

前記基板上に前記機能配線を形成する際に、当該機能配線と同一の工程で前記周縁パターンを形成することを特徴とする半導体ウエハ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数の半導体装置が形成される半導体ウエハの構造及び半導体ウエハの製造方法に関する。

[0002]

【従来の技術】基板上に複数の半導体装置が配列される 半導体ウエハには、基板上を覆う保護膜を除去してなる スクライブラインやダイシングライン(以下、スクライ ブラインと記す)が設けられる。このスクライブンライ ンは、各半導体装置が配置されている領域を区切る位置 に配置され、半導体ウエハを各半導体装置毎のチップ状 に分割する際には、このスクライブラインに沿って半導 体ウエハを切断する。

【0003】そして、例えば特開平4-251960号公報に示される半導体ウエハでは、このスクライブラインが配置される基板部分に多結晶半導体が充填された溝が形成されている。上記構成の半導体ウエハでは、例えばダイシング・ソーで当該半導体ウエハを切断する際に基板に加わる衝撃が上記溝内の多結晶半導体で吸収され、この衝撃によって単結晶からなる基板部分にダメージが加わることが防止される。

[0004]

【発明が解決しようとする課題】しかし、上記の半導体ウエハには、以下のような課題があった。すなわち、上記半導体ウエハをダイシング・ソーで切断する際には、上記スクライブラインの内壁を構成する保護膜の断面にダイシング・ソーの側壁が接触する場合がある。このような場合に、上記保護膜が有機系材料からなるものでは、保護膜がカッターに料算してその場等が増くわったが

る。また、保護膜が酸化シリコンまたは窒化シリコン等 の硬脆材料からかるものでは、ダイシング・ソーから伝 わる振動で保護膜にクラックが発生する。

【0005】上記構造の半導体ウエハでは、これらの保護膜がスクライブラインから半導体装置を構成する機能配線の配置部にまで一様に繋がっている。このため、上記保護膜の剥がれやクラックが上記機能配線の配置部分にまで達し易く、保護膜と機能配線及び当該機能配線の配置部分での異なる材質の保護膜間の密着性が劣化する10と言う問題がある。

[0006]

【課題を解決するための手段】上記目的を達成するための本発明の半導体ウエハは、基板上の保護膜を除去してなるスクライブラインが配置された半導体ウエハにおいて、このスクライブラインと半導体装置を構成する機能配線との間に周縁パターンを配置する。この周縁パターンは、保護膜に埋め込まれる状態で上記基板にまで達するものであり、上記スクライブラインに沿って配置される。

20 【0007】また、上記半導体ウエハの製造方法は、上 記機能配線を形成する際に<u>当該機能配線</u>と同一の工程で 上記周縁パターンを形成する。

[0008]

【作用】上記半導体ウエハには、機能配線とスクライブラインとの間に保護膜に埋め込まれる状態で基板にまで達する周縁パターンが配置されていることから、当該保護膜は周縁パターンの配置部分で分断された状態になる。このため、スクライブライン近傍の保護膜にかかる力は、周縁パターンより内側の保護膜部分に伝わり難い。

【0009】そして、上記半導体ウエハの製造方法では、半導体装置を構成する機能配線と同一工程で上記周縁パターンを形成することによって、周縁パターンを形成する工程を特別に設ける必要なく上記半導体ウエハが形成される。

[0010]

30

40

【実施例】以下、本発明の実施例を図1の構成図に基づいて説明する。ここで、図1 (1) は、実施例の半導体ウエハ1とその要部を拡大した平面図であり、図1

(2)は上記平面図のA-A,部分の断面図である。半導体ウエハ1には、スクライブラインやダイシングライン(以下、スクライブラインと記す)10で仕切られた複数の半導体装置領域20が配列されている。また、上記半導体領域20の基板30上には機能配線50が配置され、この機能配線50とスクライブライン10との間の半導体装置領域20にはスクライブライン10に沿って周縁パターン60が配置される。

ダイシング・ソーの側壁が接触する場合がある。このよ 【0011】上記スクライブライン10は、基板30上 うな場合に、上記保護膜が有機系材料からなるもので を覆う保護膜40に形成されたスペース部分で構成され は、保護膜がカッターに粘着してその端部が捲くれ上が 50 る線である。上記保護膜40は、上記機能配線50と周 縁パターン60とを覆う状態で基板30上に形成された 絶縁性の膜であり、例えば下層から第1保護膜41,第 2保護膜42,第3保護膜43の順に当該基板30上に 成膜されている。例えばここでは、第1保護膜41は窒 化シリコンからなり、第2保護膜42及び第3保護膜4 3はポリイミドからなるものとする。

【0012】上記機能配線50は、半導体装置を構成す る配線であり、ポンディングパッド50aやその他の回 路50bからなる。また、上記周縁パターン60は、基 板30から第3保護膜43の内部にまで達するものであ 10 り、例えば機能配線50と同一のプロセスで形成された ダミー配線からなる。この周縁パターン60の平面形状 は、例えば矩形状であり、スクライブライン10に沿っ て半導体装置領域20に配置される機能配線50を囲む ようにその長手方向に一定間隔で配置されている。

【0013】上記の他にも、周縁パターン60は、例え ばその平面形状がライン状や一連のリング状でも良く、 また配置状態も一列に限定されず2列以上の複数列でも よい。

【0014】上記構成の半導体ウエハ1では、スクライ ブライン10で囲まれた半導体装置領域20に配置され た周縁パターン60によって保護膜40がスクライブラ イン10に沿った周縁部分とその内側の部分とに分断さ れた状態になる。このため、例えば図2に示すように、 半導体ウエハ1を各半導体装置領域20毎にダイシング ・ソー7で切断してチップ状にする場合にダイシング・ ソー7の側面がスクライブライン10の内壁を構成する 保護膜40に接触して保護膜40の端部が捲れ上がって も、保護膜40の端部に加わった力が周縁パターン60 より内側に伝わることが防止される。

【0015】このため、図3に示すように機能配線50 に接触する保護膜40部分では、窒化シリコン膜からな る第1保護膜41にクラックが入ることが防止され、ポ リイミドからなる第2及び第3保護膜42,43が第1 保護膜41及び機能配線50から剥がれることが防止さ れる。したがって、保護膜40と機能配線50との密着 性が保たれる。そして、例えば、第3保護膜43の端部 を上方向に引っ張る力が働いても、第2及び第3保護膜 42,43が剥がれたり、第2保護膜42に接着した状 態の第1保護膜41が割れることが防止される。

【0016】以下に、上記半導体ウエハ1の製造方法の 一例を図4,図5に基づいて説明する。ここでは、上記 周縁パターン60が、矩形状である場合を例に取って説 明を行う。先ず図4(1)に示すように、 n型の拡散層 31とゲート電極32とが形成された基板30上に、リ フトオフ法によって上記機能配線 (50) の一部となる オーミック電極51と周縁パターン(60)の一部とな るダミー電極61とを同一のマスクを用いて形成する。 【0017】上記基板30はガリウムヒ索(GaAs)

コンイオンが注入されている。このシリコンイオンは、 熱処理によって活性化されている。また、上記ゲート電 極32は、タングステンナイトライド(WN), タング ステンシリサイド (WSi) またはタングステンアルミ ニウム (WA1) 等の高融点金属やその化合物からな る。そして、上記オーミック電極51及びダミー電極6 1は、上層から金 (Au) /ニッケル (Ni) /金-ゲ ルマニウム (Au-Ge) の3層構造で構成される。

【0018】次に、図4(2)に示すように、上記各電 極を覆う状態で基板30上に第1保護膜41として窒化 シリコン膜を成膜する。そして、同一のレジストパター ンをマスクにしたRIEによって、オーミック電極51 とダミー電極61に達する各コンタクトホール41aを 第1保護膜41に形成する。

【0019】その後、図4(3)に示すように、リフト オフ法によって、オーミック電極51に接続し上記機能 配線(50)を構成する第1層配線52と、ダミー電極 61に接続し上記周縁パターン(60)の一部となる第 1層ダミー配線62とを形成する。上記第1層配線52 及び第1層ダミー配線62は、上層から金(Au)/プ ラチナ (Pt) /チタン (Ti) の3層構造で構成され る。

【0020】次に、図4(4)に示すように、第1層配 線52,第1層ダミー配線62及び第1保護膜41を覆 う状態で、第2保護膜42となるポリイミド膜を形成す る。そして、同一のレジストパターンをマスクにしたR IEによって、第1層配線52と第1層ダミー配線62 とに達する各コンタクトホール42aをそれぞれ第2保 護膜42に形成する。

【0021】次いで、図5(5)に示すように、リフト 30 オフ法によって、第1層配線52に接続し上記機能配線 (50)を構成する第2層配線53と、第1層ダミー配 線62に接続し上記周縁パターン(60)の一部となる 第2層ダミー配線63とを形成する。上記第2層配線5 3及び第2層ダミー配線63は、上記第1層配線52及 び第1層ダミー配線62と同様にAu/Pt/Tiの3 層構造で構成する。

【0022】その後、図5(6)に示すように、上記各 配線及び第2保護膜42上にポリイミド膜の前駆体を塗 40 布し、この前駆体に対して350℃で30分間の熱処理 を行う。これによって、第2保護膜42上にポリイミド 膜からなる第3保護膜43を形成する。そして、基板3 0上に形成した機能配線50と周縁パターン60とが保 護膜40で覆われた半導体ウエハ1aを形成する。

【0023】次に、図5(7)に示すように、同一のレ ジストパターンをマスクにしたRIEによって上記機能 配線50を構成するポンディングパッド(図示せず)上 の保護膜40を除去してポンディングパッドを露出させ る。これと同じ工程で、隣合う半導体装置領域(20) からなり、上記n型の拡散層31には不純物としてシリ 50 の周縁パターン60間の保護膜40を除去してスクライ

5

ブライン 10 を形成する。これによって、半導体ウエハ 1 が形成される。

【0024】上記手順のように、半導体装置を構成する機能配線50と同一のマスクを用いた同一プロセスで周縁パターン60を形成することによって、製造プロセスを増加することなく上記周縁パターン60を有する半導体ウエハ1が形成される。

【0025】上記実施例では、周縁パターン60の平面 形状が矩形状である場合の製造方法を説明した。しか し、周縁パターン60が上記機能配線50を囲む一連の 10 リング状パターンである場合には、レジストパターンを マスクにして配線形成材料層をエッチング加工すること によって機能配線50及び周縁パターン60を形成す る。

【0026】また、上記実施例において、第2層配線53上にさらに第3層配線を形成して機能配線50を形成しこの第3層配線を覆う状態で第3保護膜43上に第4保護膜を形成する場合には、第2層ダミー配線63上に上記第3層配線と同一工程で第3層ダミー配線を形成する。尚、上記第4保護膜を、上記第3保護膜43と月様20のポリイミドで形成する場合には、第3保護膜43と上記第4保護膜とが同一化するため、上記第3層ダミー配線を形成する必要はない。

【0027】さらに、上記実施例で示した半導体ウエハ及びその製造手順はあくまでも一例であり、上記に限定されるものではない。例えば、保護膜としては、上記窒化シリコンやポリイミドの他に、酸化シリコン、窒化酸化シリコン及びポリイミド以外の有機絶縁膜等を用いても良い。また、配線構造も、2層及び3層以上の多層構造や単層構造にも適用可能である。

【0028】また、上記周縁パターン60は、上記機能

配線50と同一工程で形成したものに限定されるものではなく、周縁パターン60を機能配線50と別の工程で形成しても良い。

[0029]

【発明の効果】以上説明したように本発明の半導体ウェハによれば、機能配線とスクライブラインとの間に保護膜に埋め込まれる状態で基板にまで達する周縁パターンを配置することによって、スクライブラインで分断された保護膜の端部に加わる力が上記周縁パターンより内側の保護膜が分に伝わることを防止できる。これによって、保護膜の割れや剥がれが上記機能配線にまで達することが防止され、保護膜と機能配線及び異なる材質の保護膜間の密着性を保つことが可能になる。また、本発明の半導体ウエハの製造方法によれば、半導体装置を構成する機能配線と同一工程で上記周縁パターンを形成することによって、製造工程を増加させることなく上記半導体ウエハを製造することが可能になる。

【図面の簡単な説明】

【図1】実施例の半導体ウエハの構成図である。

【図2】半導体ウエハの切断を説明する第1図である。

【図3】半導体ウエハの切断を説明する第2図である。

【図4】半導体ウエハの製造方法を示す第1図である。

【図5】半導体ウエハの製造方法を示す第2図である。 【符号の説明】

1 半導体ウェハ

10 スクライブライン

20 半導体装置領域


30 基板

40 保護膜

30 50 機能配線


60 周縁パターン

【図2】




半導体ウエハの切断を説明する第1図


【図3】





半導体ウエハの切断を説明する第2図



【図5】







半導体ウエハの製造方法を示す第2図